Diese Dissertation stellt neuartige Schaltungskonzepte zum Senden und Empfangen von seriellen Datenströmen höchster Datenraten vor. Ziel ist es, eine Anordnung zu finden, die für eine gegebene CMOS-Fertigungstechnik die maximale Übertragungsdatenrate ermöglicht. Es wird ein Konzept für das Senden von Daten vorgestellt, das als einzig bekanntes eine Senderate ermöglicht, die um ein Vielfaches über der Betriebstaktfrequenz des Senders liegt. In der Folge wird ein neues Verfahren der Takt/Datenrückgewinnung eingeführt. Es erlaubt, analog zum Sender, den Betrieb des Empfängers bei einer gegenüber der Datenrate um ein Vielfaches herabgesetzten Taktfrequenz. Die wichtigsten Vorteile der neuen Sender/Empfängeranordnung sind: geringe Leistungsaufnahme, Einsatz nur eines Oszillators in Master- und Slave-Betrieb, minimale Anzahl schneller Komponenten, keine hochfrequente Taktverteilung, Begrenzung der Datenrate nur durch die Bandweite der Ein- und Ausgangsstufen     «

Diese Dissertation stellt neuartige Schaltungskonzepte zum Senden und Empfangen von seriellen Datenströmen höchster Datenraten vor. Ziel ist es, eine Anordnung zu finden, die für eine gegebene CMOS-Fertigungstechnik die maximale Übertragungsdatenrate ermöglicht. Es wird ein Konzept für das Senden von Daten vorgestellt, das als einzig bekanntes eine Senderate ermöglicht, die um ein Vielfaches über der Betriebstaktfrequenz des Senders liegt. In der Folge wird ein neues Verfahren der Takt/Datenr...     »

This work presents a new concept for the transmission and reception of highest-speed serial data streams. It aims to find a transceiver architecture that achieves the highest possible data rate for a given CMOS technology. A new concept for the transmission of data is presented that is the only known concept that enables the transmission at a rate equal to a multiple of the clock frequency of the transmitter. This work also introduces a new method of clock/data-recovery for high-speed serial data. Like the transmitter, the receiver operates at a much lower clock-rate than the data received. The main advantages of the new transceiver architecture are: low power consumption, use of only one oscillator for master- and slave-mode, minimal number of fast components, no high-speed clock distribution, the data rate is only limited by the bandwidth of the input and output stages     «

This work presents a new concept for the transmission and reception of highest-speed serial data streams. It aims to find a transceiver architecture that achieves the highest possible data rate for a given CMOS technology. A new concept for the transmission of data is presented that is the only known concept that enables the transmission at a rate equal to a multiple of the clock frequency of the transmitter. This work also introduces a new method of clock/data-recovery for high-speed serial dat...     »